令和6年度研究開発成果概要書

採択番号 07201

研究開発課題名 Beyond 5G 基地局アレーアンテナ向けオールデジタルトランスミッタ回路技術の

研究開発

(1)研究開発の目的

Beyond 5Gの通信トラフィックは5Gの10倍から100倍になると見られており、5Gからのさらなる高速・大容量化が求められている。一方、通信トラフィックが増大することで、それらを収容するための通信インフラの消費電力の増大も解決すべき重要な課題となっている。そのため、Beyond 5Gの通信インフラでは、無線基地局のフロントエンド部の消費電力を大幅に削減する革新技術が求められる。ここで、フロントエンド部とは、アンプ、DAC/ADC、周波数変換器、PLL などを含んだ回路を意味する。

Beyond 5G の超高速・大容量化には、周波数利用効率を向上させる技術が必要となる。5Gでは、無線基地局にアレーアンテナを搭載し、ビームフォーミングを適用する技術が標準仕様となり、商用装置への適用が進んでいる。Sub6 周波数では、Massive MIMO と呼ばれるデジタルビームフォーミングが用いられ、TRX 数が 32 または 64 の Massive MIMO 基地局が製品化されている。Beyond 5Gでは、周波数利用効率をさらに向上させるため、TRX 数が 256~1024 程度の大規模アレーアンテナを搭載した基地局の実現が必要になる。このような大規模アレーアンテナ(大規模 Massive MIMO)では、フロントエンド回路の数が増大することに加え、周波数帯域幅が増大する傾向にある 5G/Beyond 5Gでは、フロントエンド部の中でDAC/ADCの消費電力が非常に大きくなるため、その実現は困難なものとなっている。したがって、フロントエンド部の大幅な消費電力削減は、大規模アレーアンテナの実現に不可欠であり、周波数利用効率の向上に寄与する重要な技術と言える。

本研究開発では、フロントエンド部をデジタル化することで消費電力を大幅に削減する要素技術を開発し、その有効性について検証する。また、本研究開発では、無線基地局で消費電力が支配的となるトランスミッタ回路のデジタル化(デジタル TX)について検討を行う。デジタル TX は、送信信号を位相情報と振幅情報に分け、位相情報を ADPLL(All Digital PLL)によってアナログ位相信号に変換する。ADPLL で生成された位相信号は、送信パワーアンプ(PA)で増幅されるが、この時 PA は、振幅情報をもとにした DPC(Digital Power Controller)によって制御される。この方式では、PA の入力信号は定包絡線となるため、従来の PA のようにバックオフを設ける必要がなく、アンプ効率の向上が期待できる。また、ADPLL の消費電力は従来の高速 DAC の 1/5 程度と予想されることから、PA を除いたフロントエンド部において、消費電力の大幅な削減が期待できる。

本研究開発では、オールデジタルトランスミッタ回路の実現に向けたシーズ研究として、デジタル TX の基本アーキテクチャの検討と、DPC や ADPLL などの主要回路の設計とモデル化ならびにシミュレーションによるフィージビリティ検証を行う。これにより、デジタル TX 回路において最適なパラメータを決定するとともに、消費電力削減量の見積りを行う。また、デジタル TX を Beyond 5G の大規模 Massive MIMO 基地局に適用した場合の基地局性能の見積りを行い、Beyond 5G におけるデジタル TX の最適なユースケースについて分析する。これにより、Beyond 5G に向けた革新技術として期待されるオールデジタルトランスミッタ回路の実現性と有効性を明らかにする。

(2)研究開発期間

令和4年度から令和6年度(3年間)

(3) 受託者

富士通株式会社〈代表研究者〉

(4)研究開発予算(契約額)

令和4年度から令和6年度までの総額217百万円(令和6年度100百万円) ※百万円未満切り上げ

(5)研究開発項目と担当

研究開発項目1 オールデジタルトランスミッタ回路技術の研究開発

- 1-a) デジタル TX 回路の基本アーキテクチャ検討(富士通)
- 1-b) デジタル TX 回路のモデル化とシミュレーション検証(富士通)

(6)特許出願、外部発表等

		累計(件)	当該年度(件)
特許出願	国内出願	3	2
	外国出願	1	0
外部発表等	研究論文	0	0
	その他研究発表	3	2
	標準化提案•採択	6	6
	プレスリリース・報道	0	0
	展示会	0	0
	受賞・表彰	0	0

(7) 具体的な実施内容と最終成果

研究開発項目1:オールデジタルトランスミッタ回路技術の研究開発 1-a)デジタル TX 回路の基本アーキテクチャ検討(富士通)

トランスミッタ回路の消費電力を従来構成に対して8割低減するために、All-Digital 方式による送信構成の検討を実施し、回路方式を決定した。その結果、1-b)で実施するシステムシミュレーション検証を可能にした。

Digital 変調型パワーアンプ(DPA)として、EER (Envelop Elimination and Restoration)、Out-phasing、さらにドハティアンプ(GW 級 GaN デバイスモデルを使用)の比較検証を実施した。その結果、信号出力の広い範囲(ダイナミックレンジ 10dB 以上)において、EER 方式が最も高い効率を示すことを明らかにした。本件は「日本ケイデンス社主催のワークショップ」にて成果発表を実施した。

Digital Tx 構成として上記検討により得られた EER 方式をシステムシミュレーションテストベンチに組み上げた。これにより、振幅変調部、位相変調部、振幅と位相の重ね合わせのタイミングを自由に制御し信号品質(ACLR, EVM)と、各制御パラメータの相関を取得することが可能となった。1-b)で実施するビヘイビアモデルを用いた統合シミュレーション検証により、4.5GHz 帯、データ帯域幅 100MHz において隣接チャネル漏洩波(ACLR)、およびEVM を検証した。その結果、ACLR は-33~-34dBc 程度に留まることが分かった。従って、本構成においても、信号処理部にデジタル歪補償(DPD)を搭載することが必要であると示された。DPD を用いた全体構成において、最終的な信号品質は ACLR で-50dBc、EVM で約 1.8%を達成できる見込みであることが示された。本件は「電子情報通信学会 総合大会」にて成果発表を実施した。

1-b) デジタル TX 回路のモデル化とシミュレーション検証(富士通)

上記システムシミュレーションにより、EER 方式を用いたシステムにおいて 3GPP の信号 品質規格 (256QAM 時の ACLR 45dBc 以下、EVM 3.5%以下) を達成するために必要な パラメータを下記の通り明らかにした。

1)振幅変調部分解能: 8bit 以上

- 2) 位相変調部分解能: 8bit 以上
- 3) キャリア信号の RMS ジッタ: 300fs
- 4)振幅、位相のタイミングエラー:2%以下

上記4条件を満たすことにより、既存のダイレクト RF 型構成と同程度の信号品質を得ることができる見通しを得た。

上述を実現するための回路構成として振幅変調部に GaN デバイスモデルを用いた飽和アンプを、また位相変調部に CMOS プロセスを用いる All-Digital PLL を用いる。それぞれのビヘイビアモデルを構築し、全体システム検証を実施した。結果的には、デジタル歪補償技術を信号処理部に追加することで、ACLR, EVM ともに 3GPP の信号品質規格を満たし得ることを明らかにした。

(8) 研究開発成果の展開・普及等に向けた計画・展望

(a) 計画

研究開発成果の実用化には、本技術の適用が有効となる大規模 Massive MIMO の実用化と普及が必要となり、それを後押しするための標準化活動も重要となる。我々は、大規模 Massive MIMO (TRX 数 128 以上) の実用化に向けて、3GPP RAN1 WG において、CSI-RS のポート数を最大 128 に拡張する標準化提案活動を実施している。これらの標準化提案は、3GPP Rel-19 の仕様が完成するまで、継続して実施する予定である。

広報(対外発表)については、研究開発成果を学会やセミナー等で発表することで、技術の啓蒙活動を継続して実施する。実用化に向けては、今回のシミュレーションを用いた研究フェーズから、デジタル TX 回路を構成するチップ等の準備とそれらを用いた実験試作による性能評価のフェーズへの移行が必要となる。チップの準備については、デバイスベンダ独自の開発を待つ以外に、デバイスベンダと連携して開発していく方法が考えられるが、どちらの方法にしてもデジタル TX 回路に必要なチップの開発動向に注目しつつ、実験試作・性能評価フェーズへの移行を検討していく。また、デバイスベンダと連携した開発を実施する場合は、本研究開発で得られた特許やノウハウの活用についても検討していく。

(b) 展望

大規模 Massive MIMO の実用化には、装置サイズが大きくなりすぎないように、Sub6 帯よりもアンテナ間隔を狭めることができる FR3 (7~24GHz) の新しい周波数帯の利用が適している。 FR3 は、WRC-27 で議論されることが決まっており、その後、世界的に周波数の整備が進むことが予想される。そのため、5 年後となる 2030 年頃を目途に、FR3 を用いた大規模 Massive MIMO の製品化について検討していく。また、大規模 Massive MIMO の製品化に合わせて、本研究開発の成果であるデジタル TX 回路を実用化することで、Beyond 5G で想定される通信容量の増大に対応しつつ基地局の消費電力の大幅な低減に役立つことができる。これにより、将来の移動通信インフラを支えるとともに、社会や国民の利益向上に貢献していく。