

1. 研究課題・受託者・研究開発期間・研究開発予算

- ◆研究開発課題名 Beyond 5G基地局アレーアンテナ向けオールデジタルトランスミッタ回路技術の研究開発
- ◆受託者 富士通株式会社
- ◆研究開発期間 令和4年度～令和6年度 (3年間)
- ◆研究開発予算 (契約額) 令和4年度から令和5年度までの総額117百万円 (令和5年度100百万円)


2. 研究開発の目標

基地局フロントエンド部のトランスミッタ回路をデジタル化することで消費電力を削減する「オールデジタルトランスミッタ回路技術」を開発する。これによって、従来の高速DACと比較して、パワーアンプ(PA)以外のトランスミッタ回路の消費電力を80%削減することを目標とする。

3. 研究開発の成果

研究開発項目1-a)デジタルTX回路の基本アーキテクチャ検討

デジタルTXは、位相と振幅に分離した後の位相情報からADPLL (All Digital PLL)によってアナログ位相信号を生成する「位相生成部」と、振幅情報をもとにしたDPC (Digital Power Controller)によってPAを制御することで増幅された送信信号を生成する「振幅生成部」から構成される。アーキテクチャ検討では、2022年度に作成した、Beyond 5Gの仮想テストベンチを用いて、図1に示す回路構成をもとに、デジタルTXの詳細仕様について検討する。




研究開発項目1-b)デジタルTX回路のモデル化とシミュレーション検証


1-a)で検討したデジタルTXの回路構成に対してピヘイピアモデルを作成し、このモデルを用いたシミュレーションを行い、デジタルTX回路の動作検証を行う。3GPPで規格される信号品質 (ACLR 45dBc、256QAM時のEVM 3.5%) が得られる条件を明らかにする。

研究成果1:

6W級GaN素子モデルを用いた回路検証にて、各種デジタルTX回路構成につき、効率性能を比較した。その結果、アンプを飽和動作させ、エンベロープを電源電圧で再生するEER方式(Envelope-Elimination and Restoration)が変調波のダイナミックレンジにおいて最も高効率である見通しを得た。本結果を踏まえて、下図に示す電源変調型デジタルTX構成を設計し、システム検証を可能にした。



効率性能比較



電源変調型システム検証 回路ブロック構成

研究成果2:

研究成果1で開発したシステムテストベンチを用いて、電源変調型デジタルTXで得られる信号品質と、変調パラメータの関係を検証した。5G NRで求められるACLR < 45dBc、EVM < 3.5%を満たすためのパラメータが、振幅、位相の必要分解能は8bit以上、RMSジッタは300fs以下となることを確認した。また、振幅、位相のタイミングミスマッチは2%以下が求められることを明らかにした。

4. 特許出願、論文発表等、及びトピックス

国内出願	外国出願	研究論文	その他研究発表	標準化提案・採択	プレスリリース 報道	展示会	受賞・表彰
0 (0)	0 (0)	0 (0)	1 (1)	0 (0)	0 (0)	0 (0)	0 (0)

※成果数は累計件数、()内は当該年度の件数です。

その他研究発表

- ・ 電子情報通信学会 2024総合大会
「移動通信無線基地局用高出力増幅器の方式による効率比較」 木村他

国内出願

- ・ 1件出願手続き中(5月出願予定)

5. 今後の研究開発計画

2024年度は、前年度に検証したシステムブロックをさらに進展させて、実現性を想定した実装・組立技術を検討する。ADPLLやDPAをデジタルTXブロックとして実現するために、異種デバイス集積を想定した実装技術を検討する。具体的にはSi-CMOSで実現した位相・振幅比較部と、化合物半導体(GaN等)によるDPAをつなぐ構成を想定し、異なる半導体を組み合わせる協調シミュレーションを実施し、デジタルTXの性能を見積もる。

また、最終年度の成果として、2023年度に作成したビヘイビアモデルを用いて、デジタルTX回路のシミュレーションによる動作検証とパラメータの最適化を行い、PA以外のデジタルTX回路の消費電力を、従来の高速DACを用いるトランスミッタ回路から80%削減できることを確認する。

標準化活動については、3GPP Release 19で議論されるMIMO evolutionの中で、本研究開発技術を適用する大規模Massive MIMO(最大ポート数128)に必要な制御情報などについて、関連した寄書提案を実施する。